外观
| FMC 转2路SSD NVME FH1402用户手册 |
| Rev 1.0 |
版权声明:
Copyright ©2012-2018 芯驿电子科技（上海）有限公司
公司网址:
技术论坛：
官方旗舰店：
邮箱:
电话:
021-67676997
传真：
021-37737073
ALINX微信公众号：
文档修订记录:
| 版本 | 时间 | 描述 |
|---|---|---|
| 1.0 | 2021/12/22 | First Release |
第一部分 FMC 转SSD模块说明介绍
FH1402为FMC接口转2路M.2接口的模块，用于连接SSD固态硬盘。M.2接口使用M key插槽，支持PCI-E X4, 不支持SATA，用户选择SSD固态硬盘的时候需要选择PCIE类型的SSD固态硬盘。
FH1402的FMC接口是标准的HPC接口，用于连接FPGA开发板，满足VITA 57.1标准。FMC的连接器型号为：ASP-134488-01。
FH1402模块实物照片如下：
FH1402模块实物图
1.1 FH1402模块的参数说明
以下为FH1402模块的详细参数:
- HPC连接器
- 2路M.2接口, 支持PCIE X4
1.2 FH1402模块的结构图
FH1402模块尺寸结构图
第二部分 模块功能说明
2.1 FH1402模块原理框图
FH1402模块的原理设计框图如下：
2.2模块FMC HPC的引脚分配：
下面只列了接口的信号，电源，GND的信号没有列出，具体用户可以参考原理图。
| FMC管脚序号 | 网络名 | 方向 | 说明 |
|---|---|---|---|
| C6 | PCIE1_RX0_P | OUT | 第1路PCIE数据0接收正 |
| C7 | PCIE1_RX0_N | OUT | 第1路PCIE数据0接收负 |
| A2 | PCIE1_RX1_P | OUT | 第1路PCIE数据1接收正 |
| A3 | PCIE1_RX1_N | OUT | 第1路PCIE数据1接收负 |
| A6 | PCIE1_RX2_P | OUT | 第1路PCIE数据2接收正 |
| A7 | PCIE1_RX2_N | OUT | 第1路PCIE数据2接收负 |
| A10 | PCIE1_RX3_P | OUT | 第1路PCIE数据3接收正 |
| A11 | PCIE1_RX3_N | OUT | 第1路PCIE数据3接收负 |
| C2 | PCIE1_TX0_P | IN | 第1路PCIE数据0发送正 |
| C3 | PCIE1_TX0_N | IN | 第1路PCIE数据0发送负 |
| A22 | PCIE1_TX1_P | IN | 第1路PCIE数据1发送正 |
| A23 | PCIE1_TX1_N | IN | 第1路PCIE数据1发送负 |
| A26 | PCIE1_TX2_P | IN | 第1路PCIE数据2发送正 |
| A27 | PCIE1_TX2_N | IN | 第1路PCIE数据2发送负 |
| A30 | PCIE1_TX3_P | IN | 第1路PCIE数据3发送正 |
| A31 | PCIE1_TX3_N | IN | 第1路PCIE数据3发送负 |
| D4 | REFCLK0_FPGA_P | OUT | 第1路PCIE参考时钟输入正 |
| D5 | REFCLK0_FPGA_N | OUT | 第1路PCIE参考时钟输入负 |
| H20 | PCIE1_PEDET | OUT | 第1路PCIE设备检测信号 |
| H22 | PCIE1_RSTN | IN | 第1路PCIE设备复位信号 |
| H23 | PCIE1_DEVSLP | IN | 第1路PCIE设备节能信号 |
| B12 | PCIE2_RX0_P | OUT | 第2路PCIE数据0接收正 |
| B13 | PCIE2_RX0_N | OUT | 第2路PCIE数据0接收负 |
| A14 | PCIE2_RX1_P | OUT | 第2路PCIE数据1接收正 |
| A15 | PCIE2_RX1_N | OUT | 第2路PCIE数据1接收负 |
| B16 | PCIE2_RX2_P | OUT | 第2路PCIE数据2接收正 |
| B17 | PCIE2_RX2_N | OUT | 第2路PCIE数据2接收负 |
| A18 | PCIE2_RX3_P | OUT | 第2路PCIE数据3接收正 |
| A19 | PCIE2_RX3_N | OUT | 第2路PCIE数据3接收负 |
| B32 | PCIE2_TX0_P | IN | 第2路PCIE数据0发送正 |
| B33 | PCIE2_TX0_N | IN | 第2路PCIE数据0发送负 |
| A34 | PCIE2_TX1_P | IN | 第2路PCIE数据1发送正 |
| A35 | PCIE2_TX1_N | IN | 第2路PCIE数据1发送负 |
| B36 | PCIE2_TX2_P | IN | 第2路PCIE数据2发送正 |
| B37 | PCIE2_TX2_N | IN | 第2路PCIE数据2发送负 |
| A38 | PCIE2_TX3_P | IN | 第2路PCIE数据3发送正 |
| A39 | PCIE2_TX3_N | IN | 第2路PCIE数据3发送负 |
| B20 | REFCLK1_FPGA_P | OUT | 第2路PCIE参考时钟输入正 |
| B21 | REFCLK1_FPGA_N | OUT | 第2路PCIE参考时钟输入负 |
| H7 | PCIE2_PEDET | OUT | 第2路PCIE设备检测信号 |
| G9 | PCIE2_RSTN | IN | 第2路PCIE设备复位信号 |
| G10 | PCIE2_DEVSLP | IN | 第2路PCIE设备节能信号 |
备注：这里的方向是针对模块来说。