<synced_reference src-block-id="RDccdj1j9sRe4obbunBcGibYnkd" src-token="ByQPdCpKLoe1cwxPOJBcVnRnnIg"></synced_reference>

一、开发板简介

AXKU041 由芯驿电子科技（上海）有限公司 提供基于AMD开发平台 KINTEX UltraSacale架构的一款开发板，满足用户各种高速数据交换，数据存储，视频传输处理以及工业控制的要求，是一款"专业级“的FPGA开发平台。为高速数据传输和交换，数据处理的前期验证和后期应用提供了可能。相信这样的一款产品非常适合从事FPGA开发的学生、工程师等群体。为了让您对此开发平台可以快速了解，我们编写了此用户手册。

AXKU041开发板挂载了4片1GB的高速DDR4 SDRAM芯片， FPGA芯片配置使用2片256Mb的QSPI NOR FLASH芯片。

外围电路方面我们为用户扩展了丰富的接口： 2路10G SFP+光纤接口、3个FMC扩展接口、1路UART串口接口、1路SD卡接口、1路网口、SMA等等。

下图为整个开发系统的结构示意图：

图0-1 AXKU041开发板结构图

通过这个示意图，我们可以看到，我们这个开发平台所能含有的接口和功能。

• AMD KINTEX UltraSacale芯片XCKU040。
• DDR4

带有四片大容量的1G字节（共4GB）高速DDR4 SDRAM。可作为FPGA的数据存储，图像分析缓存，数据处理。

• QSPI FLASH

2片256Mbit的QSPI NOR FLASH存储芯片, 可用作FPGA芯片配置文件和用户数据的存储;

• 2路SFP+光纤接口

FPGA的GTH收发器的2路高速收发器连接到2个光模块的发送和接收，实现2路高速的光纤通信接口。每路的光纤数据通信接收和发送的速度高达16.3Gb/s。

• USB Uart接口

1路Uart转USB接口，用于和电脑通信，方便用户调试。串口芯片采用Silicon Labs CP2102GM的USB-UAR芯片, USB接口采用MINI USB接口。

• 千兆以太网接口

1路10/100M/1000M以太网RJ45接口，用于和电脑或其它网络设备进行以太网数据交换。网络接口芯片采用Micrel公司的KSZ9031工业级GPHY芯片。

• FMC扩展口

3个标准的FMC 的扩展口，其中有2个LPC扩展口，1个HPC扩展口。可以外接AMD或者我们黑金的各种FMC模块（HDMI输入输出模块，双目摄像头模块，高速AD模块等等）。

• Micro SD卡座

1路Micro SD卡座，用于FPGA对SD卡的数据读写和存储。

• SMA接口

2路SMA外接接口，引脚连接普通的时钟信号，用于外接的输入输出信号，

• 温湿度传感器和EEPROM

板载一片温湿度传感器芯片LM75，用于检测板子周围环境的温度和湿度。

板载一片EEPROM，用于IIC总线的通信和存储一些客户自定义信息

• JTAG调试口

1个10针2.54mm标准的JTAG口，用于FPGA程序的下载和调试，用户可以通过AMD下载器对FPGA进行调试和下载。

• 时钟

板载一个200Mhz的差分晶振，给FPGA系统提供稳定的时钟源；

板载一个156.25Mhz的差分晶振，为光纤提供参考时钟。

板载一个156.25Mhz的差分晶振，给收发器参考时钟。

• LED灯

6个发光二极管LED, 1个电源指示灯；1个DONE配置指示灯；4个用户指示灯，一对面板指示灯。

• 按键

2个用户按键，1个复位按键，1个连接到FPGA的普通IO。

FPGA芯片

开发板使用的是AMD公司的KINTEX UltraSacale芯片，型号为-2FFVA1156I。速度等级为2，温度等级为工业级。此型号为FFVA1156封装，1156个引脚，引脚间距为1.0mm。AMD KINTEX UltraSacale的芯片命名规则如下图2-1所示：

图1-1 KINTEX UltraSacale FPGA型号命名规则定义

其中FPGA芯片XCKU040的主要参数如下所示：

名称	具体参数
逻辑单元Logic Cells	530,250
查找表(CLB LUTs)	242,400
触发器(CLB flip-flops)	484,800
Block RAM（Mb）大小	21.1
DSP处理单元（DSP Slices）	1,920
PCIe Gen3 x8	3
GTH Transceiver	20个，16.3Gb/s max
速度等级	-2
温度等级	工业级

表1-1 芯片参数

FPGA供电系统

XC FPGA电源有VCCINT, VCCBRAM, VCCAUX, VCCAUX_IO VCCO, VMGTAVCC,VMGTAVTT, V, V, V。VCCINT为FPGA内核供电引脚，需接0.95V；VCCBRAM,为FPGA Block RAM的供电引脚接0.95V；VCCAUX和VCCAUX_IO为FPGA辅助供电引脚, 接1.8V；VCCO为FPGA的各个BANK的电压，包含BANK0,BANK44\~48, BANK64\~68。 VMGTAVCC为FPGA内部GTH和GTY收发器的供电电压，接1.0V；VMGTAVTT为GTH的发送和接收的端接电压，接1.2V。VMGTAVTTRCAL 为收发器电阻校准电压，接1.2V；VCCADC为XADC供电电压，接1.8V。

XCKU040 FPGA系统要求上电顺序如下图1-2

图1-2 FPGA系统要求上电顺序

DDR4 DRAM

AXKU041开发板上配有四片Micron(美光）的1GB的DDR4芯片,型号为MT40A512M16LY-062EIT。四片DDR4 SDRAM组成64bit的总线宽度。因为4片DDR4芯片连接到FPGA，DDR4 SDRAM的最高工作时钟可达1200Mhz，四片DDR4存储系统直接连接到了FPGA的BANK44, BANK45，BANK46的接口上。DDR4 SDRAM的具体配置如下表3-1所示。

位号	芯片型号	容量	厂家
U45,U47,U48,U49	MT40A512M16LY-062EIT	512M x 16bit	Micron

表2-1 DDR4 SDRAM配置

DDR4的硬件设计需要严格考虑信号完整性，我们在电路设计和PCB设计的时候已经充分考虑了匹配电阻/终端电阻,走线阻抗控制，走线等长控制，保证DDR4的高速稳定的工作。

FPGA和DDR4 DRAM的硬件连接方式如图2-1所示:

图2-1 DDR4 DRAM原理图部分

4片DDR4 DRAM引脚分配：

信号名称	FPGA引脚名	FPGA引脚号
PL_DDR4_DQ0	IO_L3N_T0L_N5_AD15N_44	AE20
PL_DDR4_DQ1	IO_L2N_T0L_N3_44	AG20
PL_DDR4_DQ2	IO_L2P_T0L_N2_44	AF20
PL_DDR4_DQ3	IO_L5P_T0U_N8_AD14P_44	AE22
PL_DDR4_DQ4	IO_L3P_T0L_N4_AD15P_44	AD20
PL_DDR4_DQ5	IO_L6N_T0U_N11_AD6N_44	AG22
PL_DDR4_DQ6	IO_L6P_T0U_N10_AD6P_44	AF22
PL_DDR4_DQ7	IO_L5N_T0U_N9_AD14N_44	AE23
PL_DDR4_DQ8	IO_L8N_T1L_N3_AD5N_44	AF24
PL_DDR4_DQ9	IO_L11P_T1U_N8_GC_44	AJ23
PL_DDR4_DQ10	IO_L8P_T1L_N2_AD5P_44	AF23
PL_DDR4_DQ11	IO_L12N_T1U_N11_GC_44	AH23
PL_DDR4_DQ12	IO_L9N_T1L_N5_AD12N_44	AG25
PL_DDR4_DQ13	IO_L11N_T1U_N9_GC_44	AJ24
PL_DDR4_DQ14	IO_L9P_T1L_N4_AD12P_44	AG24
PL_DDR4_DQ15	IO_L12P_T1U_N10_GC_44	AH22
PL_DDR4_DQ16	IO_L14P_T2L_N2_GC_44	AK22
PL_DDR4_DQ17	IO_L17P_T2U_N8_AD10P_44	AL22
PL_DDR4_DQ18	IO_L15N_T2L_N5_AD11N_44	AM20
PL_DDR4_DQ19	IO_L17N_T2U_N9_AD10N_44	AL23
PL_DDR4_DQ20	IO_L14N_T2L_N3_GC_44	AK23
PL_DDR4_DQ21	IO_L18N_T2U_N11_AD2N_44	AL25
PL_DDR4_DQ22	IO_L15P_T2L_N4_AD11P_44	AL20
PL_DDR4_DQ23	IO_L18P_T2U_N10_AD2P_44	AL24
PL_DDR4_DQ24	IO_L20P_T3L_N2_AD1P_44	AM22
PL_DDR4_DQ25	IO_L23P_T3U_N8_44	AP24
PL_DDR4_DQ26	IO_L20N_T3L_N3_AD1N_44	AN22
PL_DDR4_DQ27	IO_L21N_T3L_N5_AD8N_44	AN24
PL_DDR4_DQ28	IO_L24P_T3U_N10_44	AN23
PL_DDR4_DQ29	IO_L23N_T3U_N9_44	AP25
PL_DDR4_DQ30	IO_L24N_T3U_N11_44	AP23
PL_DDR4_DQ31	IO_L21P_T3L_N4_AD8P_44	AM24
PL_DDR4_DQ32	IO_L2P_T0L_N2_46	AM26
PL_DDR4_DQ33	IO_L6P_T0U_N10_AD6P_46	AJ28
PL_DDR4_DQ34	IO_L2N_T0L_N3_46	AM27
PL_DDR4_DQ35	IO_L6N_T0U_N11_AD6N_46	AK28
PL_DDR4_DQ36	IO_L5P_T0U_N8_AD14P_46	AH27
PL_DDR4_DQ37	IO_L5N_T0U_N9_AD14N_46	AH28
PL_DDR4_DQ38	IO_L3P_T0L_N4_AD15P_46	AK26
PL_DDR4_DQ39	IO_L3N_T0L_N5_AD15N_46	AK27
PL_DDR4_DQ40	IO_L9N_T1L_N5_AD12N_46	AN28
PL_DDR4_DQ41	IO_L12N_T1U_N11_GC_46	AM30
PL_DDR4_DQ42	IO_L8P_T1L_N2_AD5P_46	AP28
PL_DDR4_DQ43	IO_L11N_T1U_N9_GC_46	AM29
PL_DDR4_DQ44	IO_L9P_T1L_N4_AD12P_46	AN27
PL_DDR4_DQ45	IO_L12P_T1U_N10_GC_46	AL30
PL_DDR4_DQ46	IO_L11P_T1U_N8_GC_46	AL29
PL_DDR4_DQ47	IO_L8N_T1L_N3_AD5N_46	AP29
PL_DDR4_DQ48	IO_L14P_T2L_N2_GC_46	AK31
PL_DDR4_DQ49	IO_L18P_T2U_N10_AD2P_46	AH34
PL_DDR4_DQ50	IO_L14N_T2L_N3_GC_46	AK32
PL_DDR4_DQ51	IO_L15N_T2L_N5_AD11N_46	AJ31
PL_DDR4_DQ52	IO_L15P_T2L_N4_AD11P_46	AJ30
PL_DDR4_DQ53	IO_L17P_T2U_N8_AD10P_46	AH31
PL_DDR4_DQ54	IO_L18N_T2U_N11_AD2N_46	AJ34
PL_DDR4_DQ55	IO_L17N_T2U_N9_AD10N_46	AH32
PL_DDR4_DQ56	IO_L21P_T3L_N4_AD8P_46	AN31
PL_DDR4_DQ57	IO_L24P_T3U_N10_46	AL34
PL_DDR4_DQ58	IO_L23N_T3U_N9_46	AN32
PL_DDR4_DQ59	IO_L20P_T3L_N2_AD1P_46	AN33
PL_DDR4_DQ60	IO_L23P_T3U_N8_46	AM32
PL_DDR4_DQ61	IO_L24N_T3U_N11_46	AM34
PL_DDR4_DQ62	IO_L21N_T3L_N5_AD8N_46	AP31
PL_DDR4_DQ63	IO_L20N_T3L_N3_AD1N_46	AP33
PL_DDR4_DM0	IO_L1P_T0L_N0_DBC_44	AD21
PL_DDR4_DM1	IO_L7P_T1L_N0_QBC_AD13P_44	AE25
PL_DDR4_DM2	IO_L13P_T2L_N0_GC_QBC_44	AJ21
PL_DDR4_DM3	IO_L19P_T3L_N0_DBC_AD9P_44	AM21
PL_DDR4_DM4	IO_L1P_T0L_N0_DBC_46	AH26
PL_DDR4_DM5	IO_L7P_T1L_N0_QBC_AD13P_46	AN26
PL_DDR4_DM6	IO_L13P_T2L_N0_GC_QBC_46	AJ29
PL_DDR4_DM7	IO_L19P_T3L_N0_DBC_AD9P_46	AL32
PL_DDR4_DQS0_P	IO_L4P_T0U_N6_DBC_AD7P_44	AG21
PL_DDR4_DQS0_N	IO_L4N_T0U_N7_DBC_AD7N_44	AH21
PL_DDR4_DQS1_P	IO_L10P_T1U_N6_QBC_AD4P_44	AH24
PL_DDR4_DQS1_N	IO_L10N_T1U_N7_QBC_AD4N_44	AJ25
PL_DDR4_DQS2_P	IO_L16P_T2U_N6_QBC_AD3P_44	AJ20
PL_DDR4_DQS2_N	IO_L16N_T2U_N7_QBC_AD3N_44	AK20
PL_DDR4_DQS3_P	IO_L22P_T3U_N6_DBC_AD0P_44	AP20
PL_DDR4_DQS3_N	IO_L22N_T3U_N7_DBC_AD0N_44	AP21
PL_DDR4_DQS4_P	IO_L4P_T0U_N6_DBC_AD7P_46	AL27
PL_DDR4_DQS4_N	IO_L4N_T0U_N7_DBC_AD7N_46	AL28
PL_DDR4_DQS5_P	IO_L10P_T1U_N6_QBC_AD4P_46	AN29
PL_DDR4_DQS5_N	IO_L10N_T1U_N7_QBC_AD4N_46	AP30
PL_DDR4_DQS6_P	IO_L16P_T2U_N6_QBC_AD3P_46	AH33
PL_DDR4_DQS6_N	IO_L16N_T2U_N7_QBC_AD3N_46	AJ33
PL_DDR4_DQS7_P	IO_L22P_T3U_N6_DBC_AD0P_46	AN34
PL_DDR4_DQS7_N	IO_L22N_T3U_N7_DBC_AD0N_46	AP34
PL_DDR4_A0	IO_L18N_T2U_N11_AD2N_45	AG14
PL_DDR4_A1	IO_L23N_T3U_N9_45	AF17
PL_DDR4_A2	IO_L20P_T3L_N2_AD1P_45	AF15
PL_DDR4_A3	IO_L16N_T2U_N7_QBC_AD3N_45	AJ14
PL_DDR4_A4	IO_L19N_T3L_N1_DBC_AD9N_45	AD18
PL_DDR4_A5	IO_L15P_T2L_N4_AD11P_45	AG17
PL_DDR4_A6	IO_L23P_T3U_N8_45	AE17
PL_DDR4_A7	IO_L11N_T1U_N9_GC_45	AK18
PL_DDR4_A8	IO_L24P_T3U_N10_45	AD16
PL_DDR4_A9	IO_L13P_T2L_N0_GC_QBC_45	AH18
PL_DDR4_A10	IO_L19P_T3L_N0_DBC_AD9P_45	AD19
PL_DDR4_A11	IO_L24N_T3U_N11_45	AD15
PL_DDR4_A12	IO_L14P_T2L_N2_GC_45	AH16
PL_DDR4_A13	IO_L10N_T1U_N7_QBC_AD4N_45	AL17
PL_DDR4_BA0	IO_L18P_T2U_N10_AD2P_45	AG15
PL_DDR4_BA1	IO_L10P_T1U_N6_QBC_AD4P_45	AL18
PL_DDR4_BG0	IO_L16P_T2U_N6_QBC_AD3P_45	AJ15
PL_DDR4_WE_B	IO_L9N_T1L_N5_AD12N_45	AL15
PL_DDR4_RAS_B	IO_L8N_T1L_N3_AD5N_45	AM19
PL_DDR4_CAS_B	IO_L8P_T1L_N2_AD5P_45	AL19
PL_DDR4_CKE	IO_L14N_T2L_N3_GC_45	AJ16
PL_DDR4_ACT_B	IO_L21N_T3L_N5_AD8N_45	AF18
PL_DDR4_CLK_N	IO_L22N_T3U_N7_DBC_AD0N_45	AE15
PL_DDR4_CLK_P	IO_L22P_T3U_N6_DBC_AD0P_45	AE16
PL_DDR4_CS_B	IO_L21P_T3L_N4_AD8P_45	AE18
PL_DDR4_OTD	IO_L17P_T2U_N8_AD10P_45	AG19
PL_DDR4_PAR	IO_L20N_T3L_N3_AD1N_45	AF14
PL_DDR4_RST	IO_L15N_T2L_N5_AD11N_45	AG16

表2-2 DDR4 SDRAM引脚分配

QSPI Flash

开发板配有2片256MBit大小的Quad-SPI FLASH芯片，型号为MT25QU256ABA1EW9-0SIT，它使用1.8V CMOS电压标准。由于QSPI FLASH的非易失特性，在使用中， 它可以存储FPGA的配置Bin文件以及其它的用户数据文件。QSPI FLASH的具体型号和相关参数见表3-1。

位号	芯片类型	容量	厂家
U5	MT25QU256ABA1EW9-0SIT	256Mbit	Micron
U11	MT25QU256ABA1EW9-0SIT	256Mbit	Micron

表3-1 QSPI Flash的型号和参数

QSPI FLASH连接到FPGA芯片的BANK0和BANK65的管脚上，其中时钟管脚连接到BANK0的CCLK0上，图3-2为QSPI Flash和FPGA芯片的连接示意图。

图3-2 QSPI Flash连接示意图

芯片引脚分配：

信号名称	FPGA引脚名	FPGA引脚号
QSPI_CCLK	CCLK_0	AA9
QSPI0_CS_B	RDWR_FCS_B_0	U7
QSPI0_IO0	D00_MOSI_0	AC7
QSPI0_IO1	D01_DIN_0	AB7
QSPI0_IO2	D02_0	AA7
QSPI0_IO3	D03_0	Y7

信号名称	FPGA引脚名	FPGA引脚号
QSPI_CCLK	CCLK_0	AA9
QSPI1_CS_B	IO_L2N_T0L_N3_FWE_FCS2_B_65	G26
QSPI1_IO0	IO_L22P_T3U_N6_DBC_AD0P_D04_65	M20
QSPI1_IO1	IO_L22N_T3U_N7_DBC_AD0N_D05_65	L20
QSPI1_IO2	IO_L21P_T3L_N4_AD8P_D06_65	R21
QSPI1_IO3	IO_L21N_T3L_N5_AD8N_D07_65	R22

表3-2 QSPI Flash引脚分配

时钟配置

200Mhz的差分时钟源

板上提供了一个差分200MHz的时钟源为FPGA提供系统时钟。晶振差分输出连接到FPGA BANK45，这个时钟可以用来驱动FPGA内DDR控制器工作时钟和其它的用户逻辑电路。该时钟源的原理图如图4-1所示

图4-1 200MHz时钟源

系统时钟引脚分配表：

信号名称	FPGA引脚
PL_CLK0_P	AK17
PL_CLK0_N	AK16

表4-1 200MHz时钟源引脚分配

156.25Mhz的差分时钟源

板上提供了一个差分125MHz的时钟源为收发器GTH提供时钟。晶振差分输出连接到FPGA BANK226，这个时钟用于2路光纤需要的时钟。该时钟源的原理图如图4-2所示

图4-2 125MHz时钟源

时钟引脚分配表：

信号名称	FPGA引脚
SFP_CLK0_P	V6
SFP_CLK0_N	V5

表4-2 125MHz时钟源引脚分配

156.25Mhz差分时钟源

板上提供了一个差分156.25MHz的时钟源为收发器GTH提供时钟。晶振差分输出连接到FPGA BANK228。该时钟源的原理图如图4-3所示

图4-3 156.25MHz时钟源

时钟引脚分配表：

信号名称	FPGA引脚
HDMI_DRU_CLOCK_P	H6
HDMI_DRU_CLOCK_N	H5

表4-3 156.25MHz时钟源引脚分配

USB转串口

AXKU041开发板上配备了一个Uart转USB接口，用于开发板串口通信和调试。转换芯片采用Silicon Labs CP2102GM的USB-UAR芯片, CP2102串口芯片和FPGA之间用一个电平转换芯片连接，来适应不同的FPGA BANK电压。USB接口采用MINI USB接口，可以用一根USB线将它连接到上PC的USB口进行开发板的串口数据通信 。USB Uart电路设计的示意图如下图5-1所示:

图5-1 USB转串口示意图

USB转串口的FPGA引脚分配：

信号名称	FPGA引脚名	FPGA引脚号	备注
UART_RXD	IO_L7N_T1L_N1_QBC_AD13N_48	AG32	Uart数据输入
UART_TXD	IO_L7P_T1L_N0_QBC_AD13P_48	AG31	Uart数据输出

表5-1 USB转串口引脚分配

SFP + 光纤接口

AXKU041开发板上有2路SFP光纤接口，用户可以购买SFP光模块(市场上1.25G，2.5G，10G光模块）插入到这2个光纤接口中进行光纤数据通信。2路光纤接口分别跟FPGA的BANK226的GTH收发器的2路RX/TX相连接，TX信号和RX信号都是以差分信号方式通过隔直电容连接FPGA和光模块，每路TX发送和RX接收数据速率高达16.3Gb/s。BANK226的GXH收发器的参考时钟由是差分晶振156.25M提供。

FPGA和SFP光纤设计示意图如下图6-1所示:

图6-1 光纤设计示意图

第1路光纤接口FPGA引脚分配如下：

网络名称	FPGA引脚	备注
SFP1_TX_P	AA4	SFP光模块数据发送 Positive
SFP1_TX_N	AA3	SFP光模块数据发送Negative
SFP1_RX_P	Y2	SFP光模块数据接收 Positive
SFP1_RX_N	Y1	SFP光模块数据接收Negative
SFP1_TX_DIS	AC22	SFP光模块光发射禁止，高有效
SFP1_LOSS	AF28	SFP光接收LOSS信号，高表示没有接收到光信号

表6-1 第一路光纤引脚分配

第2路光纤接口FPGA引脚分配如下：

网络名称	FPGA引脚	备注
SFP2_TX_P	R4	SFP光模块数据发送 Positive
SFP2_TX_N	R3	SFP光模块数据发送Negative
SFP2_RX_P	P2	SFP光模块数据接收 Positive
SFP2_RX_N	P1	SFP光模块数据接收Negative
SFP2_TX_DIS	AC21	SFP光模块光发射禁止，高有效
SFP2_LOSS	AE28	SFP光接收LOSS信号，高表示没有接收到光信号

表6-2 第二路光纤引脚分配

千兆以太网接口

AXKU041上有1路千兆以太网接口，GPHY芯片采用Micrel公司的KSZ9031RNX以太网芯片为用户提供网络通信服务。KSZ9031RNX芯片支持10/100/1000 Mbps网络传输速率，通过RGMII接口跟系统的MAC层进行数据通信。KSZ9031RNX支持ＭDI/MDX自适应，各种速度自适应，Master/Slave自适应，支持MDIO总线进行PHY的寄存器管理。

KSZ9031RNX上电会检测一些特定的IO的电平状态，从而确定自己的工作模式。表7-1 描述了GPHY芯片上电之后的默认设定信息

配置Pin脚	说明	配置值
PHYAD[2:0]	MDIO/MDC 模式的PHY地址	PHY Address 为 011
CLK125_EN	使能125Mhz时钟输出选择	使能
LED_MODE	LED灯模式配置	单个LED灯模式
MODE0~MODE3	链路自适应和全双工配置	10/100/1000自适应，兼容全双工、半双工

表7-1 芯片上电信息

当网络连接到千兆以太网时，PHY芯片KSZ9031RNX的数据传输时通过RGMII总线通信，传输时钟为125Mhz，数据在时钟的上升沿和下降样采样。

当网络连接到百兆以太网时，PHY芯片KSZ9031RNX的数据传输时通过RMII总线通信，传输时钟为25Mhz。数据在时钟的上升沿和下降样采样。

以太网PHY芯片连接示意如图7-1:

图7-1 以太网PHY芯片连接

千兆以太网FPGA引脚分配如下：

信号名称	引脚名	引脚号	备注
PHY_GTXC	IO_L22P_T3U_N6_DBC_AD0P_64	AN8	以太网1发送时钟
PHY_TXD0	IO_L22N_T3U_N7_DBC_AD0N_64	AP8	以太网1发送数据bit０
PHY_TXD1	IO_L24N_T3U_N11_64	AL8	以太网1发送数据bit1
PHY_TXD2	IO_L20N_T3L_N3_AD1N_64	AP9	以太网1发送数据bit2
PHY_TXD3	IO_L21N_T3L_N5_AD8N_64	AL9	以太网1发送数据bit3
PHY_TXEN	IO_L20P_T3L_N2_AD1P_64	AN9	以太网1发送使能信号
PHY_RXC	IO_L14P_T2L_N2_GC_64	AF9	以太网1接收时钟
PHY_RXD0	IO_L23N_T3U_N9_64	AJ8	以太网1接收数据Bit0
PHY_RXD1	IO_L23P_T3U_N8_64	AJ9	以太网1接收数据Bit1
PHY_RXD2	IO_L24P_T3U_N10_64	AK8	以太网1接收数据Bit2
PHY_RXD3	IO_L21P_T3L_N4_AD8P_64	AK10	以太网1接收数据Bit3
PHY_RXDV	IO_L14N_T2L_N3_GC_64	AG9	以太网1接收数据有效信号
PHY_MDC	IO_T1U_N12_64	AJ11	以太网1MDIO管理时钟
PHY_MDIO	IO_T2U_N12_64	AJ10	以太网1MDIO管理数据
PHY_RESET	IO_T0U_N12_64	AK11	以太网芯片复位

表7-2 千兆以太网引脚分配

FMC扩展口

AXKU041开发板带有2路标准的FMC LPC的扩展口和1路标准的FMC HPC扩展口，可以外接AMD或者我们黑金的各种FMC模块（HDMI输入输出模块，双目摄像头模块，高速AD模块等等）。

LPC FMC1扩展口有33对差分信号，分别连接到FPGA芯片的BANK47, BANK48的IO上，BANK47和BANK48的IO电平为1.8V，不能修改。

LPC FMC2扩展口有33对差分信号，分别连接到FPGA芯片的BANK64和BANK65的IO上，IO电平为1.8V，不能修改。1对速GTH收发器信号连接到BNAK226上。

FMC HPC扩展口包含57对差分IO信号，分别连接FPGA芯片BANK66，BANK67，BANK68，电压标准位1.8V 。8路高速GTH收发信号连接FPGA芯片BANK227，BANK228的IO上。

FPGA和FMC LPC连接器的原理图如图8-1和8-2所示：

图8-1 LPC FMC1连接示意图

图8-2 LPC FMC2连接示意图

FPGA和FMC3 HPC连接器的原理图如图8-3所示：

图8-3 HPC FMC3连接示意图

第1路FMC LPC连接器引脚分配如下：

信号名称	FPGA引脚名	FPGA引脚号	备注
FMC1_LPC_CLK0_P	IO_L13P_T2L_N0_GC_QBC_47	W23	FMC参考第1路参考时钟P
FMC1_LPC_CLK0_N	IO_L13N_T2L_N1_GC_QBC_47	W24	FMC参考第1路参考时钟N
FMC1_LPC_CLK1_P	IO_L11P_T1U_N8_GC_48	AD30	FMC参考第2路参考时钟P
FMC1_LPC_CLK1_N	IO_L11N_T1U_N9_GC_48	AD31	FMC参考第2路参考时钟N
FMC1_LPC_LA00_CC_P	IO_L11P_T1U_N8_GC_47	Y23	FMC参考第0路数据（时钟）P
FMC1_LPC_LA00_CC_N	IO_L11N_T1U_N9_GC_47	AA23	FMC参考第0路数据（时钟）N
FMC1_LPC_LA01_CC_P	IO_L12P_T1U_N10_GC_47	AA24	FMC参考第1路数据（时钟）P
FMC1_LPC_LA01_CC_N	IO_L12N_T1U_N11_GC_47	AA25	FMC参考第1路数据（时钟）N
FMC1_LPC_LA02_P	IO_L2P_T0L_N2_47	AD25	FMC参考第2路数据P
FMC1_LPC_LA02_N	IO_L2N_T0L_N3_47	AD26	FMC参考第2路数据N
FMC1_LPC_LA03_P	IO_L4P_T0U_N6_DBC_AD7P_47	AC26	FMC参考第3路数据P
FMC1_LPC_LA03_N	IO_L4N_T0U_N7_DBC_AD7N_47	AC27	FMC参考第3路数据N
FMC1_LPC_LA04_P	IO_L6P_T0U_N10_AD6P_47	AB25	FMC参考第4路数据P
FMC1_LPC_LA04_N	IO_L6N_T0U_N11_AD6N_47	AB26	FMC参考第4路数据N
FMC1_LPC_LA05_P	IO_L21P_T3L_N4_AD8P_47	W28	FMC参考第5路数据P
FMC1_LPC_LA05_N	IO_L21N_T3L_N5_AD8N_47	Y28	FMC参考第5路数据N
FMC1_LPC_LA06_P	IO_L19P_T3L_N0_DBC_AD9P_47	V27	FMC参考第6路数据P
FMC1_LPC_LA06_N	IO_L19N_T3L_N1_DBC_AD9N_47	V28	FMC参考第6路数据N
FMC1_LPC_LA07_P	IO_L9P_T1L_N4_AD12P_47	AA20	FMC参考第7路数据P
FMC1_LPC_LA07_N	IO_L9N_T1L_N5_AD12N_47	AB20	FMC参考第7路数据N
FMC1_LPC_LA08_P	IO_L7P_T1L_N0_QBC_AD13P_47	AA22	FMC参考第8路数据P
FMC1_LPC_LA08_N	IO_L7N_T1L_N1_QBC_AD13N_47	AB22	FMC参考第8路数据N
FMC1_LPC_LA09_P	IO_L14P_T2L_N2_GC_47	W25	FMC参考第9路数据P
FMC1_LPC_LA09_N	IO_L14N_T2L_N3_GC_47	Y25	FMC参考第9路数据N
FMC1_LPC_LA10_P	IO_L5P_T0U_N8_AD14P_47	AA27	FMC参考第10路数据P
FMC1_LPC_LA10_N	IO_L5N_T0U_N9_AD14N_47	AB27	FMC参考第10路数据N
FMC1_LPC_LA11_P	IO_L23P_T3U_N8_47	V29	FMC参考第11路数据P
FMC1_LPC_LA11_N	IO_L23N_T3U_N9_47	W29	FMC参考第11路数据N
FMC1_LPC_LA12_P	IO_L15P_T2L_N4_AD11P_47	U21	FMC参考第12路数据P
FMC1_LPC_LA12_N	IO_L15N_T2L_N5_AD11N_47	U22	FMC参考第12路数据N
FMC1_LPC_LA13_P	IO_L24P_T3U_N10_47	V26	FMC参考第13路数据P
FMC1_LPC_LA13_N	IO_L24N_T3U_N11_47	W26	FMC参考第13路数据N
FMC1_LPC_LA14_P	IO_L1P_T0L_N0_DBC_47	Y26	FMC参考第14路数据P
FMC1_LPC_LA14_N	IO_L1N_T0L_N1_DBC_47	Y27	FMC参考第14路数据N
FMC1_LPC_LA15_P	IO_L22P_T3U_N6_DBC_AD0P_47	U26	FMC参考第15路数据P
FMC1_LPC_LA15_N	IO_L22N_T3U_N7_DBC_AD0N_47	U27	FMC参考第15路数据N
FMC1_LPC_LA16_P	IO_L20P_T3L_N2_AD1P_47	U24	FMC参考第16路数据P
FMC1_LPC_LA16_N	IO_L20N_T3L_N3_AD1N_47	U25	FMC参考第16路数据N
FMC1_LPC_LA17_CC_P	IO_L12P_T1U_N10_GC_48	AC31	FMC参考第17路数据（时钟）P
FMC1_LPC_LA17_CC_N	IO_L12N_T1U_N11_GC_48	AC32	FMC参考第17路数据（时钟）N
FMC1_LPC_LA18_CC_P	IO_L13P_T2L_N0_GC_QBC_48	AA32	FMC参考第18路数据（时钟）P
FMC1_LPC_LA18_CC_N	IO_L13N_T2L_N1_GC_QBC_48	AB32	FMC参考第18路数据（时钟）N
FMC1_LPC_LA19_P	IO_L8P_T1L_N2_AD5P_48	AF33	FMC参考第19路数据P
FMC1_LPC_LA19_N	IO_L8N_T1L_N3_AD5N_48	AG34	FMC参考第19路数据N
FMC1_LPC_LA20_P	IO_L10P_T1U_N6_QBC_AD4P_48	AE33	FMC参考第20路数据P
FMC1_LPC_LA20_N	IO_L10N_T1U_N7_QBC_AD4N_48	AF34	FMC参考第20路数据N
FMC1_LPC_LA21_P	IO_L9P_T1L_N4_AD12P_48	AE32	FMC参考第21路数据P
FMC1_LPC_LA21_N	IO_L9N_T1L_N5_AD12N_48	AF32	FMC参考第21路数据N
FMC1_LPC_LA22_P	IO_L15P_T2L_N4_AD11P_48	AC34	FMC参考第22路数据P
FMC1_LPC_LA22_N	IO_L15N_T2L_N5_AD11N_48	AD34	FMC参考第22路数据N
FMC1_LPC_LA23_P	IO_L17P_T2U_N8_AD10P_48	AA34	FMC参考第23路数据P
FMC1_LPC_LA23_N	IO_L17N_T2U_N9_AD10N_48	AB34	FMC参考第23路数据N
FMC1_LPC_LA24_P	IO_L19P_T3L_N0_DBC_AD9P_48	W33	FMC参考第24路数据P
FMC1_LPC_LA24_N	IO_L19N_T3L_N1_DBC_AD9N_48	Y33	FMC参考第24路数据N
FMC1_LPC_LA25_P	IO_L22P_T3U_N6_DBC_AD0P_48	Y31	FMC参考第25路数据P
FMC1_LPC_LA25_N	IO_L22N_T3U_N7_DBC_AD0N_48	Y32	FMC参考第25路数据N
FMC1_LPC_LA26_P	IO_L14P_T2L_N2_GC_48	AB30	FMC参考第26路数据P
FMC1_LPC_LA26_N	IO_L14N_T2L_N3_GC_48	AB31	FMC参考第26路数据N
FMC1_LPC_LA27_P	IO_L16P_T2U_N6_QBC_AD3P_48	AA29	FMC参考第27路数据P
FMC1_LPC_LA27_N	IO_L16N_T2U_N7_QBC_AD3N_48	AB29	FMC参考第27路数据N
FMC1_LPC_LA28_P	IO_L23P_T3U_N8_48	U34	FMC参考第28路数据P
FMC1_LPC_LA28_N	IO_L23N_T3U_N9_48	V34	FMC参考第28路数据N
FMC1_LPC_LA29_P	IO_L21P_T3L_N4_AD8P_48	V33	FMC参考第29路数据P
FMC1_LPC_LA29_N	IO_L21N_T3L_N5_AD8N_48	W34	FMC参考第29路数据N
FMC1_LPC_LA30_P	IO_L20P_T3L_N2_AD1P_48	W30	FMC参考第30路数据P
FMC1_LPC_LA30_N	IO_L20N_T3L_N3_AD1N_48	Y30	FMC参考第30路数据N
FMC1_LPC_LA31_P	IO_L24P_T3U_N10_48	V31	FMC参考第31路数据P
FMC1_LPC_LA31_N	IO_L24N_T3U_N11_48	W31	FMC参考第31路数据N
FMC1_LPC_LA32_P	IO_L5P_T0U_N8_AD14P_48	AD29	FMC参考第32路数据P
FMC1_LPC_LA32_N	IO_L5N_T0U_N9_AD14N_48	AE30	FMC参考第32路数据N
FMC1_LPC_LA33_P	IO_L18P_T2U_N10_AD2P_48	AC33	FMC参考第33路数据P
FMC1_LPC_LA33_N	IO_L18N_T2U_N11_AD2N_48	AD33	FMC参考第33路数据N
FMC1_LPC_SCL	IO_L17N_T2U_N9_AD10N_47	T23	FMC I2C总线时钟
FMC1_LPC_SDA	IO_L17P_T2U_N8_AD10P_47	T22	FMC I2C总线数据

表8-1 第1路FMC LPC连接器引脚分配

第2路FMC LPC连接器引脚分配如下：

信号名称	FPGA引脚名	FPGA 引脚号	备注
FMC2_LPC_CLK0_P	IO_L12P_T1U_N10_GC_64	AG11	FMC参考第1路参考时钟P
FMC2_LPC_CLK0_N	IO_L12N_T1U_N11_GC_64	AH11	FMC参考第1路参考时钟N
FMC2_LPC_CLK1_P	IO_L14P_T2L_N2_GC_A04_D20_65	P24	FMC参考第2路参考时钟P
FMC2_LPC_CLK1_N	IO_L14N_T2L_N3_GC_A05_D21_65	P25	FMC参考第2路参考时钟N
FMC2_LPC_LA00_CC_P	IO_L11P_T1U_N8_GC_64	AG12	FMC参考第0路数据（时钟）P
FMC2_LPC_LA00_CC_N	IO_L11N_T1U_N9_GC_64	AH12	FMC参考第0路数据（时钟）N
FMC2_LPC_LA01_CC_P	IO_L13P_T2L_N0_GC_QBC_64	AF10	FMC参考第1路数据（时钟）P
FMC2_LPC_LA01_CC_N	IO_L13N_T2L_N1_GC_QBC_64	AG10	FMC参考第1路数据（时钟）N
FMC2_LPC_LA02_P	IO_L2P_T0L_N2_64	AN13	FMC参考第2路数据P
FMC2_LPC_LA02_N	IO_L2N_T0L_N3_64	AP13	FMC参考第2路数据N
FMC2_LPC_LA03_P	IO_L4P_T0U_N6_DBC_AD7P_64	AM12	FMC参考第3路数据P
FMC2_LPC_LA03_N	IO_L4N_T0U_N7_DBC_AD7N_64	AN12	FMC参考第3路数据N
FMC2_LPC_LA04_P	IO_L6P_T0U_N10_AD6P_64	AK13	FMC参考第4路数据P
FMC2_LPC_LA04_N	IO_L6N_T0U_N11_AD6N_64	AL13	FMC参考第4路数据N
FMC2_LPC_LA05_P	IO_L19P_T3L_N0_DBC_AD9P_64	AL10	FMC参考第5路数据P
FMC2_LPC_LA05_N	IO_L19N_T3L_N1_DBC_AD9N_64	AM10	FMC参考第5路数据N
FMC2_LPC_LA06_P	IO_L1P_T0L_N0_DBC_64	AP11	FMC参考第6路数据P
FMC2_LPC_LA06_N	IO_L1N_T0L_N1_DBC_64	AP10	FMC参考第6路数据N
FMC2_LPC_LA07_P	IO_L5P_T0U_N8_AD14P_64	AK12	FMC参考第7路数据P
FMC2_LPC_LA07_N	IO_L5N_T0U_N9_AD14N_64	AL12	FMC参考第7路数据N
FMC2_LPC_LA08_P	IO_L3P_T0L_N4_AD15P_64	AM11	FMC参考第8路数据P
FMC2_LPC_LA08_N	IO_L3N_T0L_N5_AD15N_64	AN11	FMC参考第8路数据N
FMC2_LPC_LA09_P	IO_L18P_T2U_N10_AD2P_64	AH9	FMC参考第9路数据P
FMC2_LPC_LA09_N	IO_L18N_T2U_N11_AD2N_64	AH8	FMC参考第9路数据N
FMC2_LPC_LA10_P	IO_L15P_T2L_N4_AD11P_64	AE8	FMC参考第10路数据P
FMC2_LPC_LA10_N	IO_L15N_T2L_N5_AD11N_64	AF8	FMC参考第10路数据N
FMC2_LPC_LA11_P	IO_L9P_T1L_N4_AD12P_64	AE12	FMC参考第11路数据P
FMC2_LPC_LA11_N	IO_L9N_T1L_N5_AD12N_64	AF12	FMC参考第11路数据N
FMC2_LPC_LA12_P	IO_L8P_T1L_N2_AD5P_64	AH13	FMC参考第12路数据P
FMC2_LPC_LA12_N	IO_L8N_T1L_N3_AD5N_64	AJ13	FMC参考第12路数据N
FMC2_LPC_LA13_P	IO_L16P_T2U_N6_QBC_AD3P_64	AD10	FMC参考第13路数据P
FMC2_LPC_LA13_N	IO_L16N_T2U_N7_QBC_AD3N_64	AE10	FMC参考第13路数据N
FMC2_LPC_LA14_P	IO_L17P_T2U_N8_AD10P_64	AD9	FMC参考第14路数据P
FMC2_LPC_LA14_N	IO_L17N_T2U_N9_AD10N_64	AD8	FMC参考第14路数据N
FMC2_LPC_LA15_P	IO_L10P_T1U_N6_QBC_AD4P_64	AD11	FMC参考第15路数据P
FMC2_LPC_LA15_N	IO_L10N_T1U_N7_QBC_AD4N_64	AE11	FMC参考第15路数据N
FMC2_LPC_LA16_P	IO_L7P_T1L_N0_QBC_AD13P_64	AE13	FMC参考第16路数据P
FMC2_LPC_LA16_N	IO_L7N_T1L_N1_QBC_AD13N_64	AF13	FMC参考第16路数据N
FMC2_LPC_LA17_CC_P	IO_L12P_T1U_N10_GC_A08_D24_65	N24	FMC参考第17路数据（时钟）P
FMC2_LPC_LA17_CC_N	IO_L12N_T1U_N11_GC_A09_D25_65	M24	FMC参考第17路数据（时钟）N
FMC2_LPC_LA18_CC_P	IO_L11P_T1U_N8_GC_A10_D26_65	M25	FMC参考第18路数据（时钟）P
FMC2_LPC_LA18_CC_N	IO_L11N_T1U_N9_GC_A11_D27_65	M26	FMC参考第18路数据（时钟）N
FMC2_LPC_LA19_P	IO_L16P_T2U_N6_QBC_AD3P_A00_D16_65	T24	FMC参考第19路数据P
FMC2_LPC_LA19_N	IO_L16N_T2U_N7_QBC_AD3N_A01_D17_65	T25	FMC参考第19路数据N
FMC2_LPC_LA20_P	IO_L15P_T2L_N4_AD11P_A02_D18_65	T27	FMC参考第20路数据P
FMC2_LPC_LA20_N	IO_L15N_T2L_N5_AD11N_A03_D19_65	R27	FMC参考第20路数据N
FMC2_LPC_LA21_P	IO_L17P_T2U_N8_AD10P_D14_65	R25	FMC参考第21路数据P
FMC2_LPC_LA21_N	IO_L17N_T2U_N9_AD10N_D15_65	R26	FMC参考第21路数据N
FMC2_LPC_LA22_P	IO_L13P_T2L_N0_GC_QBC_A06_D22_65	P26	FMC参考第22路数据P
FMC2_LPC_LA22_N	IO_L13N_T2L_N1_GC_QBC_A07_D23_65	N26	FMC参考第22路数据N
FMC2_LPC_LA23_P	IO_L5P_T0U_N8_AD14P_A22_65	J26	FMC参考第23路数据P
FMC2_LPC_LA23_N	IO_L5N_T0U_N9_AD14N_A23_65	H26	FMC参考第23路数据N
FMC2_LPC_LA24_P	IO_L8P_T1L_N2_AD5P_A16_65	L23	FMC参考第24路数据P
FMC2_LPC_LA24_N	IO_L8N_T1L_N3_AD5N_A17_65	L24	FMC参考第24路数据N
FMC2_LPC_LA25_P	IO_L7P_T1L_N0_QBC_AD13P_A18_65	M27	FMC参考第25路数据P
FMC2_LPC_LA25_N	IO_L7N_T1L_N1_QBC_AD13N_A19_65	L27	FMC参考第25路数据N
FMC2_LPC_LA26_P	IO_L4P_T0U_N6_DBC_AD7P_A24_65	J24	FMC参考第26路数据P
FMC2_LPC_LA26_N	IO_L4N_T0U_N7_DBC_AD7N_A25_65	J25	FMC参考第26路数据N
FMC2_LPC_LA27_P	IO_L1P_T0L_N0_DBC_RS0_65	H27	FMC参考第27路数据P
FMC2_LPC_LA27_N	IO_L1N_T0L_N1_DBC_RS1_65	G27	FMC参考第27路数据N
FMC2_LPC_LA28_P	IO_L18P_T2U_N10_AD2P_D12_65	R23	FMC参考第28路数据P
FMC2_LPC_LA28_N	IO_L18N_T2U_N11_AD2N_D13_65	P23	FMC参考第28路数据N
FMC2_LPC_LA29_P	IO_L10P_T1U_N6_QBC_AD4P_A12_D28_65	L22	FMC参考第29路数据P
FMC2_LPC_LA29_N	IO_L10N_T1U_N7_QBC_AD4N_A13_D29_65	K23	FMC参考第29路数据N
FMC2_LPC_LA30_P	IO_L9P_T1L_N4_AD12P_A14_D30_65	L25	FMC参考第30路数据P
FMC2_LPC_LA30_N	IO_L9N_T1L_N5_AD12N_A15_D31_65	K25	FMC参考第30路数据N
FMC2_LPC_LA31_P	IO_L19P_T3L_N0_DBC_AD9P_D10_65	N22	FMC参考第31路数据P
FMC2_LPC_LA31_N	IO_L19N_T3L_N1_DBC_AD9N_D11_65	M22	FMC参考第31路数据N
FMC2_LPC_LA32_P	IO_L6P_T0U_N10_AD6P_A20_65	J23	FMC参考第32路数据P
FMC2_LPC_LA32_N	IO_L6N_T0U_N11_AD6N_A21_65	H24	FMC参考第32路数据N
FMC2_LPC_LA33_P	IO_L3P_T0L_N4_AD15P_A26_65	K26	FMC参考第33路数据P
FMC2_LPC_LA33_N	IO_L3N_T0L_N5_AD15N_A27_65	K27	FMC参考第33路数据N
FMC2_LPC_SCL	IO_L23P_T3U_N8_I2C_SCLK_65	N21	FMC I2C总线时钟
FMC2_LPC_SDA	IO_L23N_T3U_N9_I2C_SDA_65	M21	FMC I2C总线数据
FMC2_DP0_C2M_P	MGTHTXP2_226	U4	收发器数据输出P
FMC2_DP0_C2M_N	MGTHTXN2_226	U3	收发器数据输出N
FMC2_DP0_M2C_P	MGTHRXP2_226	T2	收发器数据输入P
FMC2_DP0_M2C_N	MGTHRXN2_226	T1	收发器数据输入N
FMC2_GBTCLK0_M2C_P	MGTREFCLK1P_226	T6	收发器参考时钟P
FMC2_GBTCLK0_M2C_N	MGTREFCLK1N_226	T5	收发器参考时钟N

表8-2 第2路FMC LPC连接器引脚分配

第3路FMC HPC连接器引脚分配如下：

信号名	FPGA引脚名	FPGA引脚号	备注
FMC_HPC_CLK0_M2C_P	IO_L11P_T1U_N8_GC_67	C24	FMC第0路输入参考时钟P
FMC_HPC_CLK0_M2C_N	IO_L11N_T1U_N9_GC_67	D25	FMC第0路输入参考时钟N
FMC_HPC_CLK1_M2C_P	IO_L12P_T1U_N10_GC_66	G10	FMC第1路输入参考时钟P
FMC_HPC_CLK1_M2C_N	IO_L12N_T1U_N11_GC_66	F10	FMC第1路输入参考时钟N
FMC_HPC_LA00_CC_P	IO_L12P_T1U_N10_GC_67	D24	FMC LA第0路数据（时钟）P
FMC_HPC_LA00_CC_N	IO_L12N_T1U_N11_GC_67	C24	FMC LA第0路数据（时钟）N
FMC_HPC_LA01_CC_N	IO_L14N_T2L_N3_GC_67	E23	FMC LA第1路数据（时钟）P
FMC_HPC_LA01_CC_P	IO_L14P_T2L_N2_GC_67	E22	FMC LA第1路数据（时钟）N
FMC_HPC_LA02_P	IO_L1P_T0L_N0_DBC_67	F27	FMC LA第2路数据P
FMC_HPC_LA02_N	IO_L1N_T0L_N1_DBC_67	E27	FMC LA第2路数据N
FMC_HPC_LA03_P	IO_L3P_T0L_N4_AD15P_67	E28	FMC LA第3路数据P
FMC_HPC_LA03_N	IO_L3N_T0L_N5_AD15N_67	D29	FMC LA第3路数据N
FMC_HPC_LA04_P	IO_L5P_T0U_N8_AD14P_67	D28	FMC LA第4路数据P
FMC_HPC_LA04_N	IO_L5N_T0U_N9_AD14N_67	C28	FMC LA第4路数据N
FMC_HPC_LA05_P	IO_L2P_T0L_N2_67	C27	FMC LA第5路数据P
FMC_HPC_LA05_N	IO_L2N_T0L_N3_67	B27	FMC LA第5路数据N
FMC_HPC_LA06_P	IO_L4P_T0U_N6_DBC_AD7P_67	B29	FMC LA第6路数据P
FMC_HPC_LA06_N	IO_L4N_T0U_N7_DBC_AD7N_67	A29	FMC LA第6路数据N
FMC_HPC_LA07_P	IO_L9P_T1L_N4_AD12P_67	C26	FMC LA第7路数据P
FMC_HPC_LA07_N	IO_L9N_T1L_N5_AD12N_67	B26	FMC LA第7路数据N
FMC_HPC_LA08_P	IO_L6P_T0U_N10_AD6P_67	A27	FMC LA第8路数据P
FMC_HPC_LA08_N	IO_L6N_T0U_N11_AD6N_67	A28	FMC LA第8路数据N
FMC_HPC_LA09_P	IO_L8P_T1L_N2_AD5P_67	B25	FMC LA第9路数据P
FMC_HPC_LA09_N	IO_L8N_T1L_N3_AD5N_67	A25	FMC LA第9路数据N
FMC_HPC_LA10_P	IO_L7P_T1L_N0_QBC_AD13P_67	E26	FMC LA第10路数据P
FMC_HPC_LA10_N	IO_L7N_T1L_N1_QBC_AD13N_67	D26	FMC LA第10路数据N
FMC_HPC_LA11_P	IO_L13P_T2L_N0_GC_QBC_67	D23	FMC LA第11路数据P
FMC_HPC_LA11_N	IO_L13N_T2L_N1_GC_QBC_67	C23	FMC LA第11路数据N
FMC_HPC_LA12_P	IO_L10P_T1U_N6_QBC_AD4P_67	B24	FMC LA第12路数据P
FMC_HPC_LA12_N	IO_L10N_T1U_N7_QBC_AD4N_67	A24	FMC LA第12路数据N
FMC_HPC_LA13_P	IO_L15P_T2L_N4_AD11P_67	B21	FMC LA第13路数据P
FMC_HPC_LA13_N	IO_L15N_T2L_N5_AD11N_67	B22	FMC LA第13路数据N
FMC_HPC_LA14_P	IO_L16P_T2U_N6_QBC_AD3P_67	C21	FMC LA第14路数据P
FMC_HPC_LA14_N	IO_L16N_T2U_N7_QBC_AD3N_67	C22	FMC LA第14路数据N
FMC_HPC_LA15_P	IO_L20P_T3L_N2_AD1P_67	E20	FMC LA第15路数据P
FMC_HPC_LA15_N	IO_L20N_T3L_N3_AD1N_67	E21	FMC LA第15路数据N
FMC_HPC_LA16_P	IO_L17P_T2U_N8_AD10P_67	B20	FMC LA第16路数据P
FMC_HPC_LA16_N	IO_L17N_T2U_N9_AD10N_67	A20	FMC LA第16路数据N
FMC_HPC_LA17_CC_P	IO_L13P_T2L_N0_GC_QBC_66	H11	FMC LA第17路数据（时钟）P
FMC_HPC_LA17_CC_N	IO_L13N_T2L_N1_GC_QBC_66	G11	FMC LA第17路数据（时钟）N
FMC_HPC_LA18_CC_P	IO_L11P_T1U_N8_GC_66	G9	FMC LA第18路数据（时钟）P
FMC_HPC_LA18_CC_N	IO_L11N_T1U_N9_GC_66	F9	FMC LA第18路数据（时钟）N
FMC_HPC_LA19_P	IO_L24P_T3U_N10_66	D13	FMC LA第19路数据P
FMC_HPC_LA19_N	IO_L24N_T3U_N11_66	C13	FMC LA第19路数据N
FMC_HPC_LA20_P	IO_L22P_T3U_N6_DBC_AD0P_66	F13	FMC LA第20路数据P
FMC_HPC_LA20_N	IO_L22N_T3U_N7_DBC_AD0N_66	E13	FMC LA第20路数据N
FMC_HPC_LA21_P	IO_L20P_T3L_N2_AD1P_66	C12	FMC LA第21路数据P
FMC_HPC_LA21_N	IO_L20N_T3L_N3_AD1N_66	B12	FMC LA第21路数据N
FMC_HPC_LA22_P	IO_L21P_T3L_N4_AD8P_66	C11	FMC LA第22路数据P
FMC_HPC_LA22_N	IO_L21N_T3L_N5_AD8N_66	B11	FMC LA第22路数据N
FMC_HPC_LA23_P	IO_L23P_T3U_N8_66	A13	FMC LA第23路数据P
FMC_HPC_LA23_N	IO_L23N_T3U_N9_66	A12	FMC LA第23路数据N
FMC_HPC_LA24_P	IO_L3P_T0L_N4_AD15P_66	D8	FMC LA第24路数据P
FMC_HPC_LA24_N	IO_L3N_T0L_N5_AD15N_66	C8	FMC LA第24路数据N
FMC_HPC_LA25_P	IO_L5P_T0U_N8_AD14P_66	D9	FMC LA第25路数据P
FMC_HPC_LA25_N	IO_L5N_T0U_N9_AD14N_66	C9	FMC LA第25路数据N
FMC_HPC_LA26_P	IO_L2P_T0L_N2_66	B9	FMC LA第26路数据P
FMC_HPC_LA26_N	IO_L2N_T0L_N3_66	A9	FMC LA第26路数据N
FMC_HPC_LA27_P	IO_L4P_T0U_N6_DBC_AD7P_66	B10	FMC LA第27路数据P
FMC_HPC_LA27_N	IO_L4N_T0U_N7_DBC_AD7N_66	A10	FMC LA第27路数据N
FMC_HPC_LA28_P	IO_L1P_T0L_N0_DBC_66	F8	FMC LA第28路数据P
FMC_HPC_LA28_N	IO_L1N_T0L_N1_DBC_66	E8	FMC LA第28路数据N
FMC_HPC_LA29_P	IO_L6P_T0U_N10_AD6P_66	E10	FMC LA第29路数据P
FMC_HPC_LA29_N	IO_L6N_T0U_N11_AD6N_66	D10	FMC LA第29路数据N
FMC_HPC_LA30_P	IO_L9P_T1L_N4_AD12P_66	J8	FMC LA第30路数据P
FMC_HPC_LA30_N	IO_L9N_T1L_N5_AD12N_66	H8	FMC LA第30路数据N
FMC_HPC_LA31_P	IO_L8P_T1L_N2_AD5P_66	J9	FMC LA第31路数据P
FMC_HPC_LA31_N	IO_L8N_T1L_N3_AD5N_66	H9	FMC LA第31路数据N
FMC_HPC_LA32_P	IO_L7P_T1L_N0_QBC_AD13P_66	L8	FMC LA第32路数据P
FMC_HPC_LA32_N	IO_L7N_T1L_N1_QBC_AD13N_66	K8	FMC LA第32路数据N
FMC_HPC_LA33_P	IO_L10P_T1U_N6_QBC_AD4P_66	K10	FMC LA第33路数据P
FMC_HPC_LA33_N	IO_L10N_T1U_N7_QBC_AD4N_66	J10	FMC LA第33路数据N
FMC_HPC_HA00_CC_P	IO_L12P_T1U_N10_GC_68	E18	FMC HA第0路数据（时钟）P
FMC_HPC_HA00_CC_N	IO_L12N_T1U_N11_GC_68	E17	FMC HA第0路数据（时钟）N
FMC_HPC_HA01_CC_P	IO_L13P_T2L_N0_GC_QBC_68	G17	FMC HA第1路数据（时钟）P
FMC_HPC_HA01_CC_N	IO_L13N_T2L_N1_GC_QBC_68	G16	FMC HA第1路数据（时钟）N
FMC_HPC_HA02_P	IO_L10P_T1U_N6_QBC_AD4P_68	D19	FMC HA第2路数据P
FMC_HPC_HA02_N	IO_L10N_T1U_N7_QBC_AD4N_68	D18	FMC HA第2路数据N
FMC_HPC_HA03_P	IO_L14P_T2L_N2_GC_68	F18	FMC HA第3路数据P
FMC_HPC_HA03_N	IO_L14N_T2L_N3_GC_68	F17	FMC HA第3路数据N
FMC_HPC_HA04_P	IO_L22P_T3U_N6_DBC_AD0P_68	J19	FMC HA第4路数据P
FMC_HPC_HA04_N	IO_L22N_T3U_N7_DBC_AD0N_68	J18	FMC HA第4路数据N
FMC_HPC_HA05_P	IO_L24P_T3U_N10_68	L19	FMC HA第5路数据P
FMC_HPC_HA05_N	IO_L24N_T3U_N11_68	L18	FMC HA第5路数据N
FMC_HPC_HA06_P	IO_L2P_T0L_N2_68	A19	FMC HA第6路数据P
FMC_HPC_HA06_N	IO_L2N_T0L_N3_68	A18	FMC HA第6路数据N
FMC_HPC_HA07_P	IO_L4P_T0U_N6_DBC_AD7P_68	C19	FMC HA第7路数据P
FMC_HPC_HA07_N	IO_L4N_T0U_N7_DBC_AD7N_68	B19	FMC HA第7路数据N
FMC_HPC_HA08_P	IO_L18P_T2U_N10_AD2P_68	H19	FMC HA第8路数据P
FMC_HPC_HA08_N	IO_L18N_T2U_N11_AD2N_68	H18	FMC HA第8路数据N
FMC_HPC_HA09_P	IO_L16P_T2U_N6_QBC_AD3P_68	G19	FMC HA第9路数据P
FMC_HPC_HA09_N	IO_L16N_T2U_N7_QBC_AD3N_68	F19	FMC HA第9路数据N
FMC_HPC_HA10_P	IO_L6P_T0U_N10_AD6P_68	C18	FMC HA第10路数据P
FMC_HPC_HA10_N	IO_L6N_T0U_N11_AD6N_68	C17	FMC HA第10路数据N
FMC_HPC_HA11_P	IO_L20P_T3L_N2_AD1P_68	K18	FMC HA第11路数据P
FMC_HPC_HA11_N	IO_L20N_T3L_N3_AD1N_68	K17	FMC HA第11路数据N
FMC_HPC_HA12_P	IO_L17P_T2U_N8_AD10P_68	H17	FMC HA第12路数据P
FMC_HPC_HA12_N	IO_L17N_T2U_N9_AD10N_68	H16	FMC HA第12路数据N
FMC_HPC_HA13_P	IO_L23P_T3U_N8_68	K16	FMC HA第13路数据P
FMC_HPC_HA13_N	IO_L23P_T3U_N8_68	J16	FMC HA第13路数据N
FMC_HPC_HA14_P	IO_L8P_T1L_N2_AD5P_68	E15	FMC HA第14路数据P
FMC_HPC_HA14_N	IO_L8N_T1L_N3_AD5N_68	D15	FMC HA第14路数据N
FMC_HPC_HA15_P	IO_L5P_T0U_N8_AD14P_68	B17	FMC HA第15路数据P
FMC_HPC_HA15_N	IO_L5N_T0U_N9_AD14N_68	B16	FMC HA第15路数据N
FMC_HPC_HA16_P	IO_L21P_T3L_N4_AD8P_68	L15	FMC HA第16路数据P
FMC_HPC_HA16_N	IO_L21N_T3L_N5_AD8N_68	K15	FMC HA第16路数据N
FMC_HPC_HA17_CC_P	IO_L11P_T1U_N8_GC_68	E16	FMC HA第17路数据（时钟）P
FMC_HPC_HA17_CC_N	IO_L11N_T1U_N9_GC_68	D16	FMC HA第17路数据（时钟）N
FMC_HPC_HA18_P	IO_L9P_T1L_N4_AD12P_68	F15	FMC HA第18路数据P
FMC_HPC_HA18_N	IO_L9N_T1L_N5_AD12N_68	F14	FMC HA第18路数据N
FMC_HPC_HA19_P	IO_L19P_T3L_N0_DBC_AD9P_68	J15	FMC HA第19路数据P
FMC_HPC_HA19_N	IO_L19N_T3L_N1_DBC_AD9N_68	J14	FMC HA第19路数据N
FMC_HPC_HA20_P	IO_L15P_T2L_N4_AD11P_68	G15	FMC HA第20路数据P
FMC_HPC_HA20_N	IO_L15N_T2L_N5_AD11N_68	G14	FMC HA第20路数据N
FMC_HPC_HA21_P	IO_L3P_T0L_N4_AD15P_68	B15	FMC HA第21路数据P
FMC_HPC_HA21_N	IO_L3N_T0L_N5_AD15N_68	A15	FMC HA第21路数据N
FMC_HPC_HA22_P	IO_L1P_T0L_N0_DBC_68	B14	FMC HA第22路数据P
FMC_HPC_HA22_N	IO_L1N_T0L_N1_DBC_68	A14	FMC HA第22路数据N
FMC_HPC_HA23_P	IO_L7P_T1L_N0_QBC_AD13P_68	D14	FMC HA第23路数据P
FMC_HPC_HA23_N	IO_L7N_T1L_N1_QBC_AD13N_68	C14	FMC HA第23路数据N
FMC_HPC_SCL	IO_L15N_T2L_N5_AD11N_66	J11	FMC I2C总线时钟
FMC_HPC_SDA	IO_L15P_T2L_N4_AD11P_66	K11	FMC I2C总线数据
FMC_GBTCLK0_M2C_P	MGTREFCLK0P_228	K6	收发器参考时钟0输入P
FMC_GBTCLK0_M2C_N	MGTREFCLK0N_228	K5	收发器参考时钟0输入N
FMC_GBTCLK1_M2C_P	MGTREFCLK0P_227	P6	收发器参考时钟1输入P
FMC_GBTCLK1_M2C_N	MGTREFCLK0N_227	P5	收发器参考时钟1输入N
FMC_DP0_M2C_P	MGTHRXP3_228	A4	收发器数据0输入P
FMC_DP0_M2C_N	MGTHRXN3_228	A3	收发器数据0输入N
FMC_DP1_M2C_P	MGTHRXP0_228	E4	收发器数据1输入P
FMC_DP1_M2C_N	MGTHRXN0_228	E3	收发器数据1输入N
FMC_DP2_M2C_P	MGTHRXP1_228	D2	收发器数据2输入P
FMC_DP2_M2C_N	MGTHRXN1_228	D1	收发器数据2输入N
FMC_DP3_M2C_P	MGTHRXP2_228	B2	收发器数据3输入P
FMC_DP3_M2C_N	MGTHRXN2_228	B1	收发器数据3输入N
FMC_DP4_M2C_P	MGTHRXP2_227	H2	收发器数据4输入P
FMC_DP4_M2C_N	MGTHRXN2_227	H1	收发器数据4输入N
FMC_DP5_M2C_P	MGTHRXP1_227	K2	收发器数据5输入P
FMC_DP5_M2C_N	MGTHRXN1_227	K1	收发器数据5输入N
FMC_DP6_M2C_P	MGTHRXP0_227	M2	收发器数据6输入P
FMC_DP6_M2C_N	MGTHRXN0_227	M1	收发器数据6输入N
FMC_DP7_M2C_P	MGTHRXP3_227	F2	收发器数据7输入P
FMC_DP7_M2C_N	MGTHRXN3_227	F1	收发器数据7输入N
FMC_DP0_C2M_P	MGTHTXP3_228	B6	收发器数据0输出P
FMC_DP0_C2M_N	MGTHTXN3_228	B5	收发器数据0输出N
FMC_DP1_C2M_P	MGTHTXP0_228	F6	收发器数据1输出P
FMC_DP1_C2M_N	MGTHTXN0_228	F5	收发器数据1输出N
FMC_DP2_C2M_P	MGTHTXP1_228	D6	收发器数据2输出P
FMC_DP2_C2M_N	MGTHTXN1_228	D5	收发器数据2输出N
FMC_DP3_C2M_P	MGTHTXP2_228	C4	收发器数据3输出P
FMC_DP3_C2M_N	MGTHTXN2_228	C3	收发器数据3输出N
FMC_DP4_C2M_P	MGTHTXP2_227	J4	收发器数据4输出P
FMC_DP4_C2M_N	MGTHTXN2_227	J3	收发器数据4输出N
FMC_DP5_C2M_P	MGTHTXP1_227	L4	收发器数据5输出P
FMC_DP5_C2M_N	MGTHTXN1_227	L3	收发器数据5输出N
FMC_DP6_C2M_P	MGTHTXP0_227	N4	收发器数据6输出P
FMC_DP6_C2M_N	MGTHTXN0_227	N3	收发器数据6输出N
FMC_DP7_C2M_P	MGTHTXP3_227	G4	收发器数据7输出P
FMC_DP7_C2M_N	MGTHTXN3_227	G3	收发器数据7输出N

表8-3 第3路FMC LPC连接器引脚分配

SD卡槽

AXKU041开发板包含了一个Micro型的SD卡接口，以提供用户访问SD卡存储器，用于存储图片，音乐或者其他用户数据文件。

信号与FPGA的 BANK48的IO信号相连，该BANK的电平默认是1.8V。但SD卡的数据电平为3.3V, 我们这里通过TXS02612电平转换器来连接。FPGA和SD卡连接器的原理图如图9-1所示。

图9-1 SD卡连接示意图

SD卡槽引脚分配

信号名称	FPGA引脚名	FPGA引脚号	备注
SD_CLK	IO_L4N_T0U_N7_DBC_AD7N_48	AG29	SD时钟信号
SD_CMD	IO_L4P_T0U_N6_DBC_AD7P_48	AF29	SD命令信号
SD_D0	IO_L6P_T0U_N10_AD6P_48	AF30	SD数据Data0
SD_D1	IO_L6N_T0U_N11_AD6N_48	AG30	SD数据Data1
SD_D2	IO_L3N_T0L_N5_AD15N_48	AD28	SD数据Data2
SD_D3	IO_L1P_T0L_N0_DBC_48	AE27	SD数据Data3
SD_CD	IO_L3P_T0L_N4_AD15P_48	AC28	SD卡插入信号

表9-1 SD卡引脚分配

SMA

AXKU041开发板提供2路SMA接口，差分信号连接到BANK66普通时钟IO口 ，为客户提供外接时钟接口或是可以按照普通IO口来看，接口电平为1.8V。

FPGA和SMA接口连接示意图，如图10-1所示。

图10-1 SMA连接器示意图

SMA接口引脚分配

信号名称	FPGA引脚名	FPGA引脚号	备注
SMA_CLKIN_P	IO_L14P_T2L_N2_GC_66	H12	收发器时钟信号
SMA_CLKIN_N	IO_L14N_T2L_N3_GC_66	G12	收发器时钟信号

表10-1 SMA连接器引脚分配

温度传感器

AXKU041开发板上安装了一个高精度、低功耗、数字温度传感器芯片，型号为ON Semiconductor公司的LM75。LM75A芯片的温度精度为0.5度,传感器和FPGA直接为I2C数字接口， FPGA通过I2C接口来读取当前开发板附近的温度。

LM75传感器芯片的设计示意图如图11-1

图11-1 LM75传感器芯片

LM75传感器引脚分配：

引脚名称	FPGA引脚
I2C_SCL	P20
I2C_SDA	P21

表11-1 LM75传感器引脚分配

JTAG调试口

在AXKU041开发板上预留了一个JTAG接口，用于下载FPGA程序或者固化程序到FLASH。为了带电插拔造成对FPGA芯片的损坏，我们在JTAG信号上添加了保护二极管来保证信号的电压在FPGA接受的范围，避免FPGA的损坏。

JTAG的原理图如图12-1

图12-1 JTAG的原理图

JTAG引脚分配：

信号名称	FPGA引脚名	FPGA管脚号	备注
FPGA_TDI	TDI_0	V9	JTAG数据输入引脚
FPGA_TMS	TMS_0	W9	JTAG控制引脚
FPGA_TDO	TDO_0	U9	JTAG数据输出引脚
FPGA_TCK	TCK_0	AC9	JTAG时钟引脚

表12-1 JTAG引脚分配

LED灯

AXKU041开发板上有6个发光二极管LED,包括1个电源指示灯；1个DONE灯，4个FPGA控制指示灯，还有1个双层面板指示灯座。当开发板上电后电源指示灯会亮起；当FPGA 配置程序后，配置LED灯会亮起。4个用户LED灯连接到FPGA BANK65和BANK47的IO上，用户可以通过程序来控制亮和灭，当连接用户LED灯的IO电压为低时，用户LED灯熄灭，当连接IO电压为高时，用户LED会被点亮。因为BANK65和BANK47的电平为1.8V，这里我们增加了三级管来驱动LED的亮灭。DONE灯来判断FPGA启动是否正常。面板指示灯接到BANK67，电平为1.8V。

用户LED灯硬件连接的示意图如图13-1所示：

图13-1 LED灯硬件连接

面板指示灯如图13-2

图13-2 面板指示灯

LED灯管脚分配

信号名称	FPGA引脚名	FPGA引脚号	备注
LED1	IO_T1U_N12_PERSTN1_65	N23	用户定义指示灯
LED2	IO_L16N_T2U_N7_QBC_AD3N_47	V23	用户定义指示灯
LED3	IO_L16P_T2U_N6_QBC_AD3P_47	V22	用户定义指示灯
LED4	IO_L18P_T2U_N10_AD2P_47	V21	用户定义指示灯
FPGA_DONE	DONE_0	N7	FPGA配置指示灯
TEST_LED1	IO_L18P_T2U_N10_AD2P_67	D20	面板指示灯
TEST_LED2	IO_L18N_T2U_N11_AD2N_67	D21	面板指示灯

表13-1 LED灯硬引脚分配

按键

AXKU041开发板上有2个按键，其中1个复位按键。1个用户按键，用户按键和复位按键连接到FPGA BANK47的IO上。用户按键低电平有效，为客户实现板子某些功能；复位按键用于系统复位。

按键的连接示意图如图14-1所示：

图14-1 按键的连接示意图

按键的FPGA管脚分配：

信号名称	FPGA引脚名	FPGA引脚号	备注
KEY1	IO_T1U_N12_47	Y22	用户按键
FPGA_RSETn	IO_T2U_N12_47	Y21	系统复位

表14-1 按键引脚分配

电源

开发板的电源输入电压为DC12V，外接+12V电源给板子供电。外接电源供电时请使用开发板自带的电源,不要用其他规格的电源，以免损坏开发板。

板上的电源设计示意图如下图15-1所示:

图15-1原理图中电源接口部分

各个电源分配的功能如下表所示：

电源	功能
+0.95V	FPGA的内核电压
+3.3V	FPGA芯片IO电压，FMC，光纤，LED灯，SD卡，电平转换芯片
+1.8V	HDMI芯片，电平转换芯片电压，电源电压
1.2V/1.5A，1.2V/500mA	DDR4，FPGA芯片，FMC上电压，辅助电压，网口芯片
MGTAVCC(+1.0V)	FPGA芯片电压
MGTAVTT(+1.2V)	FPGA芯片电压，
DDRVTT（0.6V）	DDR4上拉电压
MGT_1.8V (+1.2V)	FPGA GTH辅助电压

表15-1 电源接口功能

风扇

因为FPGA正常工作时会产生大量的热量，我们在板上为芯片增加了一个散热片和风扇，防止芯片过热。风扇的控制由FPGA芯片来控制，控制管脚连接到BANK48的IO上，如果IO电平输出为低，Q12截止，Q2导通，风扇工作。板上的风扇设计图如下图16-1所示:

图16-1 风扇设计图

风扇的控制引脚分配：

信号名称	FPGA引脚名	FPGA引脚号	备注
FAN_PWM	IO_T1U_N12_48	AE31	风扇控制引脚

表16-1 风扇引脚分配

结构尺寸图

图17-1 正面图（Top View）